ARM Cortex-M7

⏱ 35h (5 jours)

📋 Level 2 (Intermédiaire)

📍 Présentiel Tunis / En ligne

🎯 Objectifs pédagogiques

Ce cours explique l'architecture hardware et software du Cortex-M7 pour permettre aux participants de développer efficacement du logiciel bas-niveau, en implémentant les fonctionnalités offertes par le CPU : exceptions, modes basse consommation, MPU, assembleur ARMv7-M, maintenance de cache

📋 Prérequis et cours liés

Prérequis

Level 2 (Intermédiaire) — Maîtrise du C embarqué, architecture STM32, toolchain GCC/GDB, notions RTOS. Équivalent du parcours Firmware Level 2 d'OpCode Labs ou expérience professionnelle similaire.

🛠 Environnement pratique

🔧 Plateformes Hardware

Basé sur la carte ST STM32F7 Discovery. Chaque participant dispose de sa propre board pendant la formation.

💻 IDE & Toolchain

STM32CubeIDE
GCC ARM / GDB / OpenOCD
Analyseur logique & oscilloscope

📍 Format & Certification

📍 Lieu & Format

Présentiel à Tunis ou en ligne (remote avec accès lab à distance). Groupes de 6–12 participants.

🎓 Attestation de complétion

Une attestation de complétion OpCode Labs sera délivrée à l'issue de la formation.

📚

Programme détaillé

6-Stage Pipeline

Pipeline 6 étages, dual-issue, exécution spéculative, prédiction de branchement.

L1 Cache

D-Cache/I-Cache, politiques write-back/write-through, allocate, opérations de maintenance.

AXI Bus (AMBA4)

AXI vs AHB, transactions burst, outstanding transfers, impact performances.

TCM Memory

ITCM/DTCM, accès zero wait-state, placement du code et données critiques.

MPU

Configuration des régions, permissions d'accès, attributs de cache par région.

Exceptions & Low Power

Modèle d'exception ARMv7-M, tail-chaining, late arrival, WFI/WFE, modes veille.

Assembleur ARMv7-M

Instructions Thumb-2, inline assembly GCC, intrinsics CMSIS, analyse du code généré.

Merge Buffer

Problème de re-ordering, stratégies de bypass, impact sur le DMA.

Intéressé par cette formation ?

Contactez-nous pour planifier une session ou obtenir un devis.

S'inscrir →